Aula 16: Arquitetura de Computadores – Computadores multicore

Prof. Hugo Puertas de Araújo
hugo.puertas@ufabc.edu.br
Sala: 509-2 (5º andar / Torre 2)

Arquitetura de Computadores

Objetivos de aprendizagem

- Compreender as questões de desempenho do hardware que direcionaram o movimento para os computadores multicore.
- Entender as questões de desempenho do software colocadas pelo uso dos computadores multicore com multithread.
- Apresentar uma visão geral das duas abordagens principais para a organização multicore heterogênea.
- Ter uma introdução do uso da organização multicore em sistemas embarcados, PCs, servidores e mainframes.

Aumento no paralelismo e na complexidade

- Organizações alternativas de chip – Superescalar:



Aumento no paralelismo e na complexidade

- Organizações alternativas de chip – Multithreading simultâneo:



Aumento no paralelismo e na complexidade

- Organizações alternativas de chip – Multicore:



Consumo de energia

- Considerações sobre energia e memória:



Software em multicore

- A lei de Amdahl afirma que:

$$\text{Aumento de velocidade} = \frac{\text{tempo para executar o programa em um único processador}}{\text{tempo para executar o programa em } N \text{ processadores paralelos}}$$

$$= \frac{1}{(1 - f) + \frac{f}{N}}$$

- Essa lei surge para tornar mais atraente a possibilidade de uma organização multicore.
- McDougall (2005) analisa a eficiência de sistemas multicore em um conjunto de aplicações de banco de dados em que foi dedicada especial atenção em reduzir a fração serial dentro de arquiteturas de hardware, sistemas operacionais, middleware e softwares de aplicação de banco de dados.

CMCC Centro de Matemática, Computação e Cognição

Software em multicore

- Efeito do desempenho de múltiplos cores:



Aceleramento com 0%, 2%, 5% e 10% de partes sequenciais

Software em multicore

- Efeito do desempenho de múltiplos cores:



Aceleramento com 5%, 10%, 15% e 20% de sobrecarga (distribuição de trabalho para vários processadores e sobrecarga de coerência de cache)

Software em multicore

- Dimensionamento de trabalhos de bancos de dados em hardware com vários processadores:

Amenizado o problema com baixa escalabilidade no uso de processadores em paralelo (multicore): atenção especial na redução da fração não-paralelizável



Organização multicore

- No nível mais alto de descrição, as principais variáveis em uma organização multicore são as seguintes:
  - Número de cores processadores no chip.
  - Número de níveis da memória cache.
  - Quantidade de memória cache que é compartilhada.
  - Se o multithreading simultâneo (SMT) é empregado.
  - Tipos de cores.

CMCC Centro de Matemática, Computação e Cognição

Níveis de cache

- Cache L1 dedicada:



Níveis de cache

- Cache L2 dedicada:



Níveis de cache

- Cache L2 compartilhada:



Níveis de cache

Exercício





E: Qual opção vocês acham que traz mais vantagens?

Níveis de cache

- Cache L3 compartilhada:



Multithreading simultâneo

- Uma outra decisão de projeto organizacional em um sistema multicore é se os cores individuais vão implementar multithreading simultâneo (SMT).
- Por exemplo, o Intel Core Duo utiliza cores superescalares puros, ao passo que o Intel Core i7 faz uso de cores SMT.
- O SMT tem o efeito de ampliar o número de threads em nível de hardware que o sistema multicore suporta.
- Um sistema multicore com quatro cores e o SMT que suporta quatro threads simultâneos em cada core parecem os mesmos em nível de aplicação.

CMCC
Centro de Matemática, Computação e Cognição

Organização multicore heterogênea

- Um caso típico para o uso de múltiplos cores é um chip com cores múltiplos idênticos, conhecido como organização multicore homogênea.
- Para atingir melhores resultados, em termos de desempenho e/ou consumo de potência, uma escolha cada vez mais popular é a organização multicore heterogênea, que se refere ao chip processador que inclui mais do que um tipo de core.
- A abordagem que recebeu mais atenção da indústria é o uso de cores que têm ISAs distintas.

CMCC
Centro de Matemática, Computação e Cognição

Arquiteturas de conjunto de instruções diferentes

- **Multicore CPU/GPU**. A tendência mais proeminente em termos de projeto multicore heterogêneo é o uso tanto de CPUs como de unidades de processamento gráfico (GPUs) no mesmo chip.
- As GPUs são caracterizadas pela capacidade de suportar milhares de threads de execução paralelos.
- Desse modo, são bem adaptadas para as aplicações que processam grandes quantidades de dados vetoriais e matriciais.
- Uma mistura heterogênea, todavia, apresenta questões de coordenação e correção.

Arquiteturas de conjunto de instruções diferentes

- Elementos de chip multicore heterogêneo:



Arquiteturas de conjunto de instruções diferentes

- Parâmetros operacionais do processador multicore heterogêneo AMD 5100K:

	CPU	GPU
Frequência de *clock* (GHz)	3,8	0,8
Cores	4	384
FLOPS/*core*	8	2
GFLOPS	121,6	614,4

FLOPS = operações de ponto flutuante por segundo.

FLOPS/*core* = número de operações paralelas de ponto flutuante que podem ser executadas.

CMCC
Centro de Matemática, Computação e Cognição

Arquiteturas de conjunto de instruções diferentes

- Multicore CPU/DSP Outro exemplo comum de um chip multicore heterogêneo é a mistura de CPUs e processadores digitais de sinais (DSPs).
- Um DSP proporciona sequências de instrução ultrarrápidas, que costumam ser usadas em aplicações de processamento digital de sinais com utilização intensiva da matemática.
- Os DSPs são usados para processar dados analógicos a partir de fontes como som, satélites de acompanhamento das condições climáticas e monitores de terremotos.

Arquiteturas de conjunto de instruções diferentes

- Chip multicore heterogêneo Texas Instruments 66AK2H12:



Arquiteturas de conjunto de instruções equivalentes

- Outra abordagem recente à organização multicore heterogênea é o uso de diversos cores que têm ISAs equivalentes, mas variam no desempenho ou na eficiência de energia.
- O principal exemplo disso é a arquitetura big.Little da ARM.
- A figura a seguir ilustra essa arquitetura.
- Essa figura mostra um chip processador multicore que contém dois cores Cortex-A15 de alto desempenho, e ainda dois cores Cortex-A7 de baixo desempenho e baixo consumo de energia.

Arquiteturas de conjunto de instruções equivalentes

- Componentes de chip big.Little:



Arquiteturas de conjunto de instruções equivalentes

- O processador A7 é projetado para a máxima eficiência e desempenho suficientemente alto para direcionar tudo, exceto os períodos mais intensos de trabalho.



Arquiteturas de conjunto de instruções equivalentes

- O A15 é projetado para o máximo desempenho dentro da disponibilidade de energia dos dispositivos móveis.



Arquiteturas de conjunto de instruções equivalentes

- Comparação de desempenho entre o Cortex-A7 e o A15:



Coerência de cache e o modelo MOESI

- Quando há múltiplas caches, existe a necessidade de um esquema de coerência de cache para evitar o acesso de dados inválidos.
- A coerência de cache pode ser tratada com técnicas baseadas em software.
- A ARM desenvolveu uma capacidade de coerência em hardware chamada de **ACE** que podem ser configuradas para implementar a abordagem de diretório ou a de monitoração, ou ainda uma combinação de ambas.

Coerência de cache e o modelo MOESI

- A ACE suporta coerência entre diferentes processadores, como os processadores Cortex-A15 e Cortex-A7, possibilitando a tecnologia big.Little da ARM.
- Outro exemplo:
- a ACE é implementada no controlador de memória do subsistema de memória (**MSMC**) no chip TI SoC.
- O MSMC suporta a coerência de cache em hardware entre as cache L1/L2 do ARM CorePac e os periféricos EDMA/E/S para espaços compartilhados SRAM e DDR.

Coerência de cache e o modelo MOESI

- Comparação de estados nos protocolos de monitoração:

	(a) MESI			
	Modificada	Exclusiva	Compartilhada	Inválida
Limpa/Modificada	Modificada	Limpa	Limpa	N/A
Única?	Sim	Sim	Não	N/A
Pode escrever?	Sim	Sim	Não	N/A
Pode encaminhar?	Sim	Sim	Sim	N/A
Comentários	Deve fazer atualização para compartilhar ou substituir	Transições para M na escrita	Compartilhada implica limpeza, pode encaminhar	Não pode ler

Coerência de cache e o modelo MOESI

- Comparação de estados nos protocolos de monitoração:

	(b) MOESI				
	Modificada	Pertencente	Exclusiva	Compartilhada	Inválida
Limpa/ Modificada	Modificada	Modificada	Limpa	Ambas	N/A
Única?	Sim	Sim	Sim	Não	N/A
Pode escrever?	Sim	Sim	Sim	Não	N/A
Pode encaminhar?	Sim	Sim	Sim	Não	N/A
Comentários	Pode compartilhar sem atualizar	Deve atualizar para transição	Transições para M na escrita	Compartilhada, pode estar modificada ou limpa	Não pode ler

Intel Core i7-990X

- Diagrama de bloco Intel Core i7-990X:



ARM Cortex-A15 MPCore

- Diagrama de bloco de chip ARM Cortex-A15 MPCore:



Tratamento de interrupção

- O GIC coleta interrupções a partir de um grande número de fontes. Ele proporciona:
  - Mascaramento de interrupções.
  - Priorização de interrupções.
  - Distribuição das interrupções para o core A15 alvo.
  - Rastreamento do estado de interrupção.
  - Geração de interrupções por software.

Tratamento de interrupção

- O GIC pode rotear uma interrupção para uma ou mais CPUs das três maneiras a seguir:
  - Uma interrupção pode ser direcionada para somente um processador específico.
  - Uma interrupção pode ser direcionada para um grupo definido de processadores. O MPCore visualiza o primeiro processador para aceitar a interrupção, geralmente o menos carregado, como sendo o melhor posicionado para lidar com a interrupção.
  - Uma interrupção pode ser direcionada para todos os processadores.

Tratamento de interrupção

- Do ponto de vista de um core A15, uma interrupção pode ser:
  - Inativa
  - Pendente
  - Ativa
  - Interrupções interprocessador (IPIs)
  - Timer privado e/ou interrupções watchdog
  - Linha FIQ legado
  - Interrupções de hardware

Coerência de cache

- COERÊNCIA DE CACHE L1 É baseado no protocolo MESI.
- A SCU – Unidade de Controle de Monitoração (SCU — do inglês, Snoop Control Unit) – monitora as operações com dados compartilhados para otimizar a migração de estado MESI.

Coerência de cache

- SCU apresenta três tipos de otimização:
  i. A intervenção direta de dados (DDI — do inglês, Direct Data Intervention) permite copiar dados limpos a partir de uma cache de dados L1 da CPU para outra cache de dados L1 da CPU sem acessar a memória externa.
  ii. Na SCU, RAMs de rótulos duplicados são versões duplicadas das RAMs de rótulo L1 usadas pela SCU para checar a disponibilidade antes de enviar comandos de coerência às CPUs relevantes.
  iii. O recurso de filas migratórias permite mover os dados modificados a partir de uma CPU para outra sem gravar na L2 e ler os dados de volta na memória externa.
- A SCU usa protocolos híbridos MESI e MOESI para manter a coerência entre as caches individuais de dados L1 e a cache L2.

CMCC Centro de Matemática, Computação e Cognição

Mainframe do zEnterprise EC12 da IBM

- Estrutura do processador nó EC12 da IBM



FBC = conectividade de *book* em malha
HCA = adaptador de canal de hospedeiro
MCM = módulo multichip
MCU = unidade de controle de memória
PU = unidade de processador
SC = controle de armazenamento

Mainframe do zEnterprise EC12 da IBM

- Hierarquia de cache EC12 da IBM: